基于FPGA任意波形发生器的设计开题报告

基于FPGA任意波形发生器的设计开题报告本文简介：武汉工业学院毕业设计（论文）开题报告2013届毕业设计(论文)题目基于单片机的数字时钟设计院（系）电气信息工程系专业名称通信工程学生姓名吴松学生学号090408508指导教师甘露武汉工业学院学生毕业设计（论文）开题报告表课题名称基于FPGA的波形发生器的设计与实现课题类型毕业设计课题来源自拟课题导师

基于FPGA任意波形发生器的设计开题报告本文内容：

武汉工业学院

毕业设计（论文）开题报告

20

13

届

毕业设计(论文)题目

基于单片机的数字时钟设计

院（系）

电气信息工程系

专业名称

通

信

工

程

学生姓名

吴

松

学生学号

090408508

指导教师

甘

露

武汉工业学院学生毕业设计（论文）开题报告表

课题名称

基于FPGA的波形发生器的设计与实现

课题类型

毕业设计

课题来源

自

拟

课

题

导

师

甘

露

学生姓名

吴松

学

号

090408508

专

业

通信工程

一．设计背景：

随着科学技术的日新月异的发展，各种各样的电子产品也正在逐步向着高精尖技术发展。电子技术广泛的应用于工业、农业、交通运输、航天航空、国防建设等国民经济的诸多领域中，数字电子技术已经广泛渗透到了人们生活的各个层面，信号发生器是一种常用的信号源，广泛应用于电子电路、自动控制和科学试验等领域。它是一种为电子测量和计量工作提供符合严格技术要求的电信号设备。因此，信号发生器和示波器、电压表、频率计等仪器一样是最普通、最基本的，也是应用最广泛的电子设备之一，几乎所有的电参量的测量都需要用到信号发生器。

传统通信信号发生器信号的产生使用模拟方法，体积大、设备笨重、成本高、功耗大、可靠性差，且精度不高。为了避免传统通信信号发生器的信号发生技术带来的诸多不便同时随着数字信号处理和集成电路技术的发展，DDS

(直接数字频率合成Direct

Digital

Synthesizer)

技术被广泛的应用到信号发生器的发生和制作当中。【3】但是，为了迎合大部分普通用户以及适应市场需求，绝大多数的DDS集成芯片只能产生传统正弦波、矩形波、三角波等常用周期波形的信号发生器，并且利用DDS集成芯片来产生的信号具有系统不易扩展、输出信号的带宽不易提高、成本高及可靠性低等缺点。FPGA(Field

Programmable

Gate

Array，现场可编程门阵列)器件具有高速、高可靠性和现场可编程等优点，已应用于数字电路设计、微处理器系统、DSP、通信及ASIC设计等不同的科技领域

，因此利用FPGA设计信号发生器具有相当高的优越性和非常广阔的应用前景。

基于以上分析，本设计拟在DDS技术工作原理的基础上，利用FPGA的灵活性（现场可编程）来实现信号发生器的产生。这种设计方法不仅可以输出用户需要的任意波形，同时可以通过更改信号发生器与计算机的通信接口来拓展端口地址空间，增加数据位数，提高频率分辨率的精度，增加信号源输出波形种类等各方面性能指标，而且该系统工作稳定、可靠性高、成本低，并具有较好的参考与实用价值。

2.

fpga

以硬件描述语言（Verilog

或

VHDL）所完成的电路设计，可以经过简

单的综合与布局，快速的烧录至

FPGA

上进行测试，是现代

IC

设计验证的技术主流。这些可编辑元件可以被用来实现一些基本的逻辑门电路（比如AND、OR、XOR、NOT）或者更复杂一些的组合功能比如解码器或数学方程式。在大多数的FPGA里面，这些可编辑的元件里也包含记忆元件例如触发器（Flip－flop）或者其他更加完整的记忆块。

系统设计师可以根据需要通过可编辑的连接把FPGA内部的逻辑块连接起来，就好像一个电路试验板被放在了一个芯片里。一个出厂后的成品FPGA的逻辑块和连接可以按照设计者而改变，所以FPGA可以完成所需要的逻辑功能。

FPGA一般来说比ASIC（专用集成芯片）的速度要慢，无法完成复杂的设计，但是功耗较低。但是他们也有很多的优点比如可以快速成品，可以被修改来改正程序中的错误和更便宜的造价。厂商也可能会提供便宜的但是编辑能力差的FPGA。因为这些芯片有比较差的可编辑能力，所以这些设计的开发是在普通的FPGA上完成的，然后将设计转移到一个类似于ASIC的芯片上。另外一种方法是用CPLD（复杂可编程逻辑器件备）。

3.

max

plus2仿真软件

是Altera公司推出的的第三代PLD开发系统(Altera第四代PLD开发系统被称为：Quartus，主要用于设计6万-100万门的大规模CPLD/FPGA).使用MAX+PLUSII的设计者不需精通器件内部的复杂结构。设计者可以用自己熟悉的设计工具（如原理图输入或硬件描述语言）建立设计，MAX+PLUSII把这些设计转自动换成最终所需的格式。其设计速度非常快。对于一般几千门的电路设计，使用MAX+PLUSII，从设计输入到器件编程完毕，用户拿到设计好的逻辑电路，大约只需几小时。设计处理一般在数分钟内内完成。特别是在原理图输入等方面，Maxplus2被公认为是最易使用，人机界面最友善的PLD开发软件，特别适合初学者使用。

二．设计的目的、要求：

本设计，在保证硬件电路功能的前提下，使电路模块化以方便设计和管理。整个系统组成以FPGA芯片为核心，配以必要的外围电路组成。外围电路主要分为控制电路和数据处理电路两部分，完成显示信息以及控制波形数据的模块输出等功能。

因此，针对以上问题，本设计的工作拟包括以下几个部分：

1、选用FPGA集成芯片作为设计的主控芯片，实现信号源的产生；

2、要求信号源输出波形包括正弦波、矩形波、三角波和直流量四种选择；

3、对于周期输出信号设定4个，输出幅值4个可调。

三．设计思路：

利用现成的单片DDS集成芯片实现信号发生器信号源的发生。

DDS集成方案：即选购符合要求的DDS集成芯片配以简单的FPGA外围电路来达到产生信号源的目的。DDS是数字式的频率合成器，数字式频率合成器要产生一个sinwt的正

弦信号的方法是：在每次系统时钟的触发沿到来时，输出相应相位的幅度值，每次相位的增值为WT(T为系统时钟周期)。要得到每次相应相位的幅度值，一种简单的方法是查表，即将0—2Π的正弦函数值分成N份，将各点的幅度值存到ROM中，再用一个相位累加器每次累加相位值

wT,得到当前的相位值，通过查找ROM得到当前的幅度值。

DDS工作过程为：每次系统时钟的上升沿到来时，相位累加器（24位）中的值累加上频率寄存器（12位）中的值，再用累加器作为地址进行ROM查表，查到的值送到D\A进行转换。这个过程需要几个时钟周期，但用VHDL设计，每个时钟周期每部分都在工作，实现了一个流水线的操作，实际计算一个正弦幅度值只用一个时钟周期，但是会有几个周期的延时。

下图即为DDS系统结构框图：

四．预期成果：

(1)能够输出典型的方波，三角波，正弦波。

(2)输出量化位数：8位

(3)

输出频率≤2MHz

（4）用vhdl语言写出程序

五．设计时间安排：

开始时间

2009.4

完成时间

2009.6

答辩时间

2009.6

阶段时间

论文各阶段的主要内容

2.16－3.13

查阅相关资料，设计解决方案，书写开题报告。

3.16－3.27

收集资料，进行外文翻译

4.1－5.30

设计原理图，编写软件汇编程序，并利用仿真软件仿真。

6.1－6.6

书写毕业设计论文，准备论文答辩。

六．参考文献

[1]朱小斌．电子测量仪器[M]．北京：电子工业出版社，1996

[2]Michael

Lauterbach

Artpin．任意波形发生器在通讯测试中的应用[D]．电子产品世界，1997

[3]史海明．个人仪器多功能任意波形发生器的研制[M]．仪表技术，1988

[4]林青．DDS在数字调制中的应用[J]．无线电工程，2001

[5]张开增，张迎新，王尚忠．高分辨率高稳度宽带函数发生器的研制[J]．华北工学院学报

[6]华清远见嵌入式培训中心．FPGA应用开发入门与典型实例[J]．北京：人民邮电出版社，2008

[7]薛刚．基于DDS技术的任意信号发生器[M]．自动化与仪器仪表，1995

[8]陈冠百．锁相与频率合成[J]．北京：电子工业出版社，1995

[9]赵新民．智能化仪器设计基础[J]．哈尔滨：哈尔滨工业大学出版社，1999

[10]欧阳星明．数字逻辑[J]．北京：华中科技大学出版社，2005

[11]M．S．高西，K．R．莱克．现代滤波器设计[J]．北京：科学出版社，1989

[12]李宁．数字合成信号源及高速数据采集测试平台的研究[D]．电子科技大学硕士论文，2004

[13]赛尔吉尔．佛朗哥．基于运算放大器和模拟集成电路的电路设计[J]．西安：西安交通大学出版社，2004

[14]丁士析．模拟滤波器[J]．哈尔滨：哈尔滨工程大学出版社，2004

[15]楮振勇，齐亮，田红心等．FPGA设计及应用[D]．西安：西安电子科技大学出版，2006

[16]康光华．电子技术基础:模拟部分[M]．北京：高等教育出版社，1999

[17]吴继华，王诚．Altera

FPGA/CPLD设计高级篇[M]．北京：人民邮电出版社，2005

指导教师签名：

日期：