低频数字电子线路课程设计报告

低频数字电子线路课程设计报告本文简介：低频数字电子线路课程设计报告一、任务技术指标设计一个数字频率计，具体要求如下：1.要求测量频率范围：1～100kHz。2.频率用LED数字显示。3.测量信号方波峰峰值3～5V。二、总体设计思想1.基本原理所谓频率，就是周期性信号在单位时间（1s）内周期信号的变化次数。若在一定时间间隔T内测得周期信号

低频数字电子线路课程设计报告本文内容：

低频数字电子线路课程设计报告

一、任务技术指标

设计一个数字频率计，具体要求如下：

1.

要求测量频率范围：1～100kHz。

2.

频率用LED数字显示。

3.

测量信号方波峰峰值3～5V。

二、总体设计思想

1.基本原理

所谓频率，就是周期性信号在单位时间（1s）内周期信号的变化次数。若在一定时间间隔T内测得周期信号重复变化次数为N，则其频率为

由于被测信号是方波信号，这样就省去了整形电路。时钟电路提供标准时间基准信号，基准时钟经分频器后输出频率分别有0.1Hz，1Hz，10Hz的阀门信号，计数器在一个阀门信号周期内对被测信号计数，直到一周期阀门信号结束时，停止计数，同时产生锁存信号，启动延时信号。锁存信号使计数器的值在数码管上显示。当延时结束后清除计数器与分频器开始下一次测量。数字频率计的主要功能是测量周期信号的频率。如果我们能在给定的

1S

时间内对信号波形计数，并将计数结果显示出来，就能读取被测信号的频率。数字频率计首先必须获得相对稳定与准确的时间，通过计数器计算这一段时间间隔内的脉冲个数，将其换算后显示出来。这就是数字频率计的基本原理。

输入信号

振荡电路

2.系统框图

分频器

时钟电路

计数器

显示译码器

数据锁存

图1

系统框图

三、具体设计

1.总体设计电路

经过分析可以用555定时器搭接频率为1000Hz的多谐振荡器，然后通过分频器分别产生频率为10Hz,1Hz,0.1Hz的时钟信号，再将被测信号与基准时钟信号经闸门处理传递到计数器电路，计数器开始工作。当门控信号结束，闸门关闭，计数器停止工作。同时,锁存器产生一个锁存信号输送到锁存器的使能端将结果锁存,并把锁存结果输送到译码器来控制七段显示器，这样就可以得到被测信号的数字显示的频率。

图2

总体设计电路

2.模块设计

（1）时基电路设计

①555定时器组成的振荡器

要求其产生1000Hz的脉冲。

图3

555定时器组成的震荡电路电路图

②分频电路

主要用74LS161组成十进制分频器，经过四级分频分别得到频率为10Hz,1Hz,0.1Hz的时钟信号。

图4

分频器电路图

（2）逻辑控制电路

根据原理框图所示波形，在时基信号结束时产生的负跳变用来产生锁存信号，锁存信号的负跳变又用来产生清零信号，当手动开关按下时，计数器清零。

图5

逻辑控制电路电路图

（3）

计数、译码、显示电路原理电路

显示译码器的作用是把用BCD码表示的十进制数转换成能驱动数码管正常显示的段信号，以获得数字显示。

显示译码器的输出方式必须与数码管相匹配。

图6

计数、译码、显示电路

3.仿真及仿真结果分析

（1）振荡电路

555定时器组成的振荡器(即脉冲产生电路),要求其产生1000Hz的脉冲.振荡器的频率计算公式为:

因此,我们可以计算出各个参数通过计算确定了R1取430欧姆,R2取500欧姆,电容取1uF，这样我们得到了比较稳定的脉冲。

用软件绘图仿真，如图所示：

图7

振荡电路仿真

图8

振荡电路仿真结果

（2）

分频电路

图9

分频电路仿真

其前两级分频波形如下：

图10

分频电路仿真结果

（3）

计数、译码、显示电路

图11

计数、译码、显示电路

四、结论

本次设计主要是对模拟电路和数字电路所学到的知识的应用，进行数字频率计的设计，数字频率计是由时基电路，分频电路，逻辑控制电路，及计数译码显示电路构成。数字频率计的主要功能是测量给定方波信号频率。通过信号的输入，仿真，实验成功。

参考资料

[1]

阎石.数字电子技术基础[M].北京：高等教育出版社，2001.

[2]

彭介华.电子技术课程设计指导[M].北京：高等教育出版社，1997.

[3]

孙梅生.电子技术基础课程设计[M].北京：高等教育出版社，1998.

[4]

高吉祥.

电子技术基础实验与课程设计[M].北京：电子工业出版社，2002.

[5]

付家才.电子实验与实践.[M].北京：高等教育出版社，2004.

9