电子课程设计报告-数字钟

电子课程设计报告-数字钟本文简介：15电子课程设计——数字钟学院：华科学院专业班级：自动化112202H姓名：嵇贝贝学号：201122060209指导老师：任青莲2013年12月目录一、设计任务与要求……………………………………………2二、原理框图……………………………………………………………2三、器件选择…………………………………

电子课程设计报告-数字钟本文内容：

15

电子课程设计

——数字钟

学

院：华科学院

专业班级：自动化112202H

姓

名：嵇贝贝

学

号：201122060209

指导老师：任青莲

2013年12月

目录

一、设计任务与要求……………………………………………2

二、原理框图……………………………………………………………2

三、器件选择……………………………………………………………4

四、功能模块……………………………………………………………8

5、

总体设计电路图…………………………………………………14

6、

结论与心得………………………………………………………15

一、

设计任务与要求。

1.设计一数字钟显示时、分、秒。

2.小时采用12小时计时法。

3.具有报时功能，当时间到达整点前10秒进行蜂鸣报时。

4.具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间。

二、总体框图

1、

数字频率计的基本原理：

数字钟是一种用数字电路技术实现时、分、秒计时的钟表。与机械钟相比具有更高的准确性和直观性，具有更长的使用寿命，已得到广泛的使用。数字钟的设计方法有许多种，例如可用中小规模集成电路组成电子钟，也可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟，还可以利用单片机来实现电子钟等等。

数字钟的基本功能是显示时间，可以通过计数器的联级实现。以4位数码管的数字钟为例，数字钟设定前两位为小时，后两位为分钟，数码管的小数点闪烁可以表示秒。首先产生一个1Hz的方波信号，在它的触发下驱动小数点闪烁。在这个1Hz的基础上，可以产生1/60Hz的信号（对1Hz信号计数，每计数30次就将输出反相，得到1/60Hz信号），它就是分钟信号需要的时钟。在这个时钟的触发下分钟位数码管管依次加1，直到60时变为0，再重新开始计数。清零的时候要产生一个进位，加到小时上面。其他时间小时位保持不变。

2、数字钟的工作原理：

数字电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用555构成的振荡器加分频器来实现。将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数器，可以实现一天24h的累计。译码显示电路将“时、分、秒”计数器的输出状态经四段显示译码器译码，通过六位LED显示器显示出来。整点报时电路是根据计时系统的输出状态产生一个脉冲信号，然后去触发音频发生器实现报时。校时电路是来对“时、分、秒”显示数字进行校对调整。其数字电子钟系统框图⑴如下:

数字电子钟系统框图（图1）

方案：数字电子钟由石英晶体振荡器、分频器、计数器、译码器显示器和校时电路组成。振荡器产生稳定的高频脉冲信号,作为数字钟的时间基准,然后经过分频器输出标准秒脉冲。秒计数器满60后向分计数器进位,分计数器满60后向小时计数器进位,小时计数器按照“12翻1”规律计数。计数器的输出分别经译码器送显示器显示。计时出现误差时,可以用校时电路校时、校分。

3、

选择器件

实验器材及主要器件

（1）

74LS60

6片

（2）

74LS90

3片

（3）

74LS00

4片

（4）

74LS04

1片

（5）

555集成芯片

1片

（6）四段显示器

6片

（7）电阻、电容、导线，开关等

若干

1、74LS160

74LS160是十进制计数器，直接清零，异步清零端MR非为低电平时，不管时钟端CP信号状态如何，都可以完成清零功能。160的预置是同步的，当置入控制器PE非为低电平时，在CP上升沿作用下，输出端Q0-Q3数据端P0-P3一致下为管脚图与真值表。

图2

表1

2、74LS90

74LS90计数器是一种中规模二-五-十进制异步计数器，R01、R02是计数器置0端，同时为1有效；R91和R92为置9端，同时为1时有效；若用A输入，QA输出，为二进制计数器；如B为输入，QB-QD可输出五进制计数器；将QA与B相连，A做为输入端，QA-QD输出十进制计数器；若QD与A输入端相连，B为输入端，电路为二-五混合进制计数器。真值表与管脚图如下。

图3

表2

3、74LS00

74LS00为四组

2

输入1输出的与非门，管脚真值表如下。

图4

A＝1

B=1

Y=0

A＝0

B=1

Y=1

A＝1

B=0

Y=1

A＝0

B=0

Y=1

4、74LS04

74LS04就是六个非门集成在一块芯片里面，管脚图与真值表如下。

图5

A＝1

Y=0

A＝0

Y=1

5、555集成芯片

（1）

555在电路结构上是由模拟电路和数字电路组合而成，它将模拟功能与逻辑功能兼容为一体，能够产生精确的时间延迟和振荡。它拓宽了模拟集成电路的应用范同。

（2）该电路采用单电源。双极型555的电压范围为4.5V～15V;而CMOS型的电源适应范围更宽，为2V～18V。这样，它就可以和模拟运算放大器和TTL或CMOS数字电路共用一个电源。

（3）

555可独立构成个定时电路，且定时精度高。

（4）

555的最大输出电流选200mA，带负载能力强。可直接驱动小电机、喇叭、继电器等负载。

图6

四、功能模块

1、

振荡器

石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。它还具有压电效应，在晶体某一方向加一电场，则在与此垂直的方向产生机械振动，有了机械振动，就会在相应的垂直面上产生电场，从而机械振动和电场互为因果，这种循环过程一直持续到晶体的机械强度限止时，才达到最后稳定。这用压电谐振的频率即为晶体振荡器的固有频率。

一般来说，般来说，振荡器的频率越高，计时精度越高，但耗电量将增大。如果精度要求不高也可以采用由集成电路定时器555与RC组成的多谐振荡器。如图1所示。设振荡频率f=1KHz，R为可调电阻，微调R1可以调出1KHz输出。

图7

2、分频器

由于振荡器产生的频率很高，要得到秒脉冲，需要分屏电路。本实验由集成电路定时器555与RC组成的多谐振荡器，产生1KHz的脉冲信号。故采用3片中规模集成电路计数器74LS90来实现，得到需要的秒脉冲信号。

图8

3、

计数器

秒脉冲信号经过6级计数器，分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时。“秒”“分”计数器为六十进制，小时为十二进制。

（1）六十进制计数

由分频器来的秒脉冲信号，首先送到“秒”计数器进行累加计数，秒计数器应完成一分钟之内秒数目的累加，并达到60秒时产生一个进位信号，所以，选用两片74LS60组成六十进制计数器，采用反馈归零的方法来实现六十进制计数。其中，“秒”十位是六进制，“秒”个位是十进制。

图9

（2）十二进制计数

“12翻1”小时计数器是按照“01——02——03——……——11——12——01——02——……”规律计数的，这与日常生活中的计时规律相同。在此实验中，小时的个位计数器由两片74LS60构成，将它们级连组成“12翻1”小时计数器。

计数器的状态要发生两次跳跃：一是计数器计到9，即个位计数器的状态为Q03Q02Q01Q00=1001，在下一脉冲作用下计数器进入暂态1010，利用暂态的两个1即Q03Q01使个位异步置0，同时向十位计数器进位使Q01=1；二是计数器计到12后，在第13个脉冲作用下个位计数器的状态应为Q03Q02Q01Q00=0001，十位计数器的Q01=0。

图10

表3

CP

十位

个位

CP

十位

个位

Q10

Q03

Q02

Q01

Q00

Q10

Q03

Q02

Q01

Q00

0

0

0

0

0

0

8

0

1

0

0

0

1

0

0

0

0

1

9

0

1

0

0

1

2

0

0

0

1

0

0

1

0

1

0

3

0

0

0

1

1

4

0

0

1

0

0

10

1

0

0

0

0

5

0

0

1

0

1

11

1

0

0

0

1

6

0

0

1

1

0

12

1

0

0

1

0

7

0

0

1

1

1

13

0

0

0

0

1

4、显示器

本次用四段发光二极管来显示译码器输出的数字。

5、校时电路

当数字钟走时出现误差时，需要校正时间。校时电路实现对“时”“分”“秒”的校准。在电路中设有正常计时和校对位置。本实验实现“时”“分”的校对。

对校时的要求是，在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。需要注意的时，校时电路是由与非门构成的组合逻辑电路，开关S1或S2为“0”或“1”时，可能会产生抖动，为防止这一情况的发生我们接入一个由RS触发器组成的防抖动电路来控制。

表4

S1

S2

功能

1

1

计数

0

1

校分

1

0

校时

图11

6、整点报时电路

整点报时电路的功能要求是，每当数字钟计时快要到整点时发出声响，通常按照4低音1高音的顺序发出间断声响，以最后一声高音结束的时刻为整点时刻。设4声低音（约500Hz）分别发生在59分51秒、53秒、55秒及57秒，最后一声高音（约1KHz）发生在59分59秒，它们的持续时间均为1秒。

根据以上设定可得到电台正点报时时的分十位状态Q2M2Q0M2=11（0101），分个位的状态为Q3M1Q0M1=11（1001），秒十位状态为Q2S2Q0S2=11（0101），秒个位的状态为Q0S1=1（1、3、5、7、9）。而发低音还是高音只与秒个位有关，根据设定可列表如表1所示：

由表中的状态可总结出如下结论：秒个位的第三位Q3S1可用来作为鸣低音或高音的控制信号，即

Q3s1=0时，输入500Hz的低频信号至音响电路

Q3S1=1时，输入1kHz的高频信号至音响电路。

表5

CP（秒）

Q3S1

Q2S1

Q1S1

Q0S1

功能

Cp(秒)

Q3S1

Q2S1

Q1S1

Q0S1

功能

50

51

52

53

54

55

0

0

0

0

0

0

0

1

0

0

1

0

0

0

1

1

0

1

0

0

0

1

0

1

低音

停

鸣低音

停

低音

56

57

58

59

00

0

1

1

0

0

1

1

1

1

0

0

0

1

0

0

1

0

0

0

0

停

低音

停

高音

停

图12

五、总体设计电路图

图12

总体电路仿真图

1.仿真

由图12可以看出和清楚的整个数字时钟的总体工作原理和整个工作过程：

由555和RC构成的振荡器产生的1000Hz的高频信号经过由3片74LS90构成的1/1000分频的分频器后得到标准的秒脉冲信号，进入60进制的“秒”计时，“秒”的分位进入60进制的“分”计时，最后，由分的“时”进位进入12进制的“时”计时。

在电路中，还有由门电路和开关构成的校时电路对电路的“时”，“分”进行校时，得到正确的时间。

图7-图11各个部分功能的电路和图12的总体数字时钟的电路均在电子电路计算机仿真软件1中进行调试和仿真过。

2.硬件

在数电实验箱上连线完成图7-图11各个部分功能的电路和图12的总体数字时钟的电路，过程繁长。

3、遇到的问题

（1）

连接数码显示器时高低为接反，致使显示乱码。

（2）

显示管无法显示，（换了一种芯片）。

六、结论与心得

通过本次设计，使我对已学过的电路、数电、模电等电子技术的知识有了更深一步的了解，锻炼和培养了自己利用已学知识来分析和解决实际问题的能力。对自己以后的学习和工作有很大的帮助。

刚开始做这个设计的时候感觉自己什么都不知道怎么下手，脑子里比较浮躁和零乱。但通过一段时间的努力，通过重温数电，模电等电子技术的书籍，还有通过查看相关的设计技术以及一些参考文献，再加之在老师的指导和周围同学的帮助下，使我对自己的本设计有了熟练的掌握。

在整个的设计过程中我充满了激情和用心。记得在电子电工实习的时候，也是用满腔的热情来完成各项实习任务，并在每项实习项目中都达到了优秀的成绩。

所以，我相信自己的实际动手能力，并一向的加强自己在这方面的努力。在这次的电子技术设计中亦是如此，用自己的双手和满腔的热情来完成各个环节，不断的在图书管查看相关资料和期刊文献，特别在Internt上也收收获了很多新鲜的东西。这次设计更让我熟悉了一些常用集成逻辑电路和其相应芯片的使用。

虽然，在本设计中所用的方案不是最好的，但我想其中的原理是最基本的；虽然其中可能出现的误差会计较大些，但是是最经济的和实用的，我想在下去的一段时间里，我会将其的实物在一个PLC板实现出来，当然也有可能做成一个成型的数字时钟哦.

最后，我要衷心的感谢唐老师给了我一次实践的机会，让我更加深刻地了解和认识到了自己的优点和不足，通过这个课程设计我发现了我好多知识都不熟悉甚至有的东西我根本就不知道，这让我感到了要学习的东西还有很多很多。因此使我更坚定了在以后的学习中要扎实好基础，阔广知识面。

15